연재 5

일렉트로닉스 설계 핸드북

복잡한 전자 시스템을 효율적으로 설계하고 확실하게 동작시켜야 한다는 과제가 엔지니어에게 계속 요구되고 있다.
때로는 편리한 표나 툴을 사용하여 일을 효율적이고 정확하게 진행해야 한다.
이와 관련, 본지에서는 전자회로의 심장부라고도 할 수 있는 전원회로, 아날로그 신호처리에 반드시 필요한 OP 앰프회로, 무선 시스템 구축에 있어서 중요한 고주파회로 등 작업 시 참고할 수 있는 편리한 표와 계산식 및 대표적인 회로 등을 모아보았다.

고주파회로 설계 핸드북

동축 전송선로와 커넥터

鮫島 正裕

 동축 전송선로의 특성 임피던스 산출식

동축 전송선로는 동축 상의 중심도체와 외부도체 사이에 폴리에틸렌이나 테플론 등의 유전체를 끼워 도체 간격이 일정하게 되도록 한 것이다. 이 동축 전송선로의 특성 임피던스는 안쪽 지름, 바깥쪽 지름의 치수와 유전체의 유전율을 결정한다.
그림 1에 나타난 것은 특성 임피던스를 구하기 위한 식이다. 대략 10MHz 이상에서는 식 (1)을 사용하고, 10MHz 이하에서는 표피효과 감소의 영향으로 식 (2)에 따라 특성 임피던스가 상승하게 된다.

▲ 그림 1. 동축 전송선로의 특성 임피던스

 고주파 동축케이블의 전기적 특성

표 1은 표준적인 50Ω 계, 75Ω 계 동축케이블의 명칭과 각 주파수에서의 표준적인 감쇠량을 모아 놓은 것이다. 형명의 첫 숫자가 케이블의 굵기이며, 케이블의 굵기와 감쇠량을 비교해 보면 케이블 지름이 굵은 쪽의 손실이 적다는 것을 알 수 있다.

▲ 표 1. 고주파 동축케이블의 전기적 특성(JIS 규격)

 동축 전송선로의 종류와 다룰 수 있는 주파수

1GHz를 초과하는 대역에서는 케이블과 커넥터 지름이 가늘어지는 경향이다. 표 2는 측정기나 기기간 접속에 사용되는 커넥터의 명칭과 사용 가능한 주파수이다. 주파수가 높아짐에 따라 지름이 가늘어지고 있다. 단, 지름이 가늘어지면 표 1과 같이 전송손실이 증가하므로 주파수 범위에 적합한 것을 사용하도록 한다.

▲ 표 2. 고주파 커넥터의 명칭과 취급하는 주파수 범위

그림 2(a)는 동축선로를 전파하는 전계와 자계의 모습이다. 전계는 방사상으로, 자계는 중심도체의 주위를 회전하며 교대로 동축선로로 전파되어 간다.
또한 주파수가 올라가 전파되고 있는 신호의 반 파장이 동축선로의 바깥 지름에 가까워지면 전계가 그림 2(b)와 같이 된다. 이것이 동축선로의 컷오프 주파수 부근 모습이다. 예를들어 SMA 커넥터인 경우, 외형치수가 4.2mm에서 테플론을 사용하고 있기 때문에 파형단축률을 약 1.4로 계산하면 컷오프 주파수는 약 25GHz로 된다.

▲ 그림 2. 동축 전송선로 내의 전계와 자계

 표피효과와 표피의 두께

그림 3은 도체를 전달하는 파동의 주파수가 높아지면 표피효과에 의해 전류가 도체표면에 모인다는 것을 나타내고 있다. 그 이유는, 도체의 중심부에 자속과 중심부를 흐르는 전류와의 쇄교가 많아 역기전력이 커지므로 전류가 흐르기 힘들어지기 때문이다.

▲ 그림 3. 고주파에서는 도체표면에 전류가 집중된다

도체의 저항률이 제로가 아닌 경우, 단위 길이 당 저항은 면적에 저항률을 곱한 값이므로 전체 단면적에 대한 전류가 흐르고 있는 부분의 면적의 비율이 주파수의 평방근에 반비례하여 감소하고, 낮은 주파수의 전류에 대한 저항과 높은 주파수의 전류에 대한 저항에 차이가 발생한다.
일반적으로 수MHz 이상에서 1mm 길이 도체의 인덕턴스는 1nH라고 하지만 이것은 전류가 도체의 표면에 모여 있을 때의 값이다. 전류밀도가 전체 전류의 37%로 존재하는 부분의 두께를 표피의 두께라고 하면 표피의 두께 d[m]는,
 
여기서, f : 전파하는 신호의 주파수 [Hz], μ : 투자율
[H/m], p : 도전율[S/m]
로 나타내며 동인 경우에는,
  
알루미늄인 경우에는,
 
으로 된다. 동 표피의 두께는 100MHz에서 약 611μm, 1GHz에서 약 2μm가 된다. 때문에 고주파 케이블 등에서는 도체의 표면을 도전율이 좋은 금속으로 도금하고 있다. 표피효과에 의한 전송 특성 열화는 케이블 길이의 제곱에 비례하여 악화된다.

고주파 감쇠기

鮫島 正裕

 입출력 임피던스와 원하는 감쇠량에서 감쇠기의 저항값을 구하는 식

감쇠기는 측정기의 입력보호, SAW 필터와 DBM, 안테나 등과 회로 사이에서 임피던스 변동의 영향을 잘 받지 않는 완충용도로 사용된다.
그림 4는 입력 임피던스 Z₁, 출력 임피던스 Z₂, 감쇠량 K[배]에서 감쇠기의 저항값을 구하는 식이다.
예를 들어 3dB(K=2.0)의 감쇠량에서 입출력 50Ω인 경우 T형 감쇠기의 저항값을 구하면 8.6Ω(R₁, R₂)과 141.4Ω(R₃)이 된다. π형인 경우에는 291.4Ω(R₁, R₃)과 17.7Ω(R₂)이다. 계산값은 구할 수 있는 저항으로 만든다는 것을 고려할 경우 어중간한 값이 된다.

▲ 그림 4. 감쇠기의 저항값은 입출력 임피던스와 감쇠량에서 산출한다

 3dB 감쇠기의 사용 예

그림 5에 나타난 것은 3dB의 감쇠기를 30pF의 콘덴서에 접속, 50MHz 스텝에서 1GHz까지의 반사 특성을 계산한 것이다. 바깥쪽의 플롯(반사의 크기 1)에 대해 왕복 6dB 감쇠되고 있다는 것을 나타내고 있다.

▲ 그림 5. 감쇠기를 사용하여 반사계수 개선

3dB의 감쇠기를 넣음으로써 스미스 차트 원 내의 어떠한 임피던스도 3 이하의 SWR(Standing Wave Ratio)에 모이게 된다.
더블 밸런스트 믹서와 SAW 필터의 입출력, 출력 앰프와 SWR이 나쁜 안테나를 접속할 경우 등에서 완충용으로 감쇠기를 삽입하여  앰프의 동작을 안정화시킨다.

 원하는 감쇠량을 실현하는 감쇠기의 현실적인 상수

표 3은 실제로 구할 수 있는 E24계열의 저항만으로, 감쇠량이 비교적 충분한 값의 조합을 선택한 것이다. 주파수 특성은 저항의 사이즈나 조립방식에 따라 다르지만 고저항을 사용하면 기생용량분의 영향이 커지게 된다.

▲ 표 3. 감쇠량과 감쇠기의 E24계열 저항

저저항인 경우에는 기생 인덕턴스가 영향을 미쳐 50Ω 전후 저항값의 주파수 특성이 양호해진다.
계측용도인 경우에는 정확한 감쇠량이 필요하지만 완충용도로 사용할 경우에는 정밀도가 필요 없으므로 5%, 10% 오차의 저항도 문제없다. 측정기의 입력보호에 사용하는 감쇠기는 정밀도와 평탄한 주파수 특성이 필요하다.
감쇠기에 따라서는 스펙의 대역 외에서 감쇠량이 감소되어 빼기 어려워질 수도 있다. 최악의 경우, 측정기의 샘플러를 파괴할 수도 있으므로 사전에 특성을 확인하거나 측정기의 그레이드에 적합한 감쇠기를 사용하는 것이 좋다.
고전력의 감쇠기는 내부 저항의 소비전력 관계로 방향성이 있는 경우가 있다. 커넥터의 상태에서 반대로 하면 감쇠기가 파괴될 수 있다. 또 낙하 등의 충격에도 주의가 필요하다.

고주파 발진회로

鮫島 正裕

 발진회로의 타입과 발진주파수를 구하는 식

트랜지스터를 사용한 고주파의 발진회로는 다른 회로가 IC화되어 있는 와중에도 비교적 눈에 잘 띈다. 그림 6은 많이 사용되는 기본적인 발진회로이다.
그림 6(a)의 컬렉터 동기형은 컬렉터 측에 동조회로가 들어있으므로 컬렉터 동조형이라 불린다. 컬렉터 전압을 베이스로 귀환시켜 발진시킨다.
그림 6(b)는 하트레이형이다. 코일에 탭을 잡아 이미터로 귀환시켜 발진시킨다. 하트레이형은 진공관을 사용한 발진회로에 많이 사용되었다. 트랜지스터 회로에서는 안정성이 별로 좋지 않다.
그림 6(c)에 나타난 콜피츠형 발진회로는 컬렉터 전압을 콘덴서로 분압, 이미터로 귀환한다. 코일에서 탭을 꺼내지 않아도 되기 때문에 만들기 쉬운 회로이다. 공진주파수는 다음과 같은 식으로 나타낸다.

C₁과 C₂에는 트랜지스터의 용량이 포함되고 저항분이 부하로 되기 때문에 실효 Q가 저하되어 안정도는 별로 좋지 않다. 이것을 개선한 것이 그림 6(d)에 나타난 클랩형 발진회로이다. 콜피츠형의 L과 직렬로 C₃을 넣어 귀환량을 조정하도록 함으로써 안정도를 증가시키고 있다. 발진주파수는 다음과 같은 식으로 나타낸다.

▲ 그림 6. 발진회로의 기본형

 LC 공진 타입의 1GHz대 클랩 발진회로

그림 7은 1GHz대의 클랩 발진회로이다. C₁=C₂로 하면 발진하기 쉽지만 출력이 변형되는 경향이다. C₁≫C₂인 경우, 변형은 감소되지만 발진하기 힘들어진다.

▲ 그림 7. 1GHz대의 클랩형 발진회로

 동축 전송선로를 사용한 1GHz대의 클랩형 발진회로

그림 8은 클랩형 발진회로(그림 7)의 LC 공진부분을 동축선로형 공진기로 바꾼 2.4GHz의 발진회로이다.
1GHz를 초과하는 주파수의 발진회로에서는 사용하는 부품의 물리적 사이즈에 따라서도 영향을 받지만 부유용량이 기생 인덕턴스, 손실분에 의한 Q의 저하를 무시할 수 없으므로 전송선로를 이용한 공진회로가 이용된다.
그림 8에서는 쇼트 스터브형 전송선로를, 유도성을 나타내는 λ/4 이하의 길이로 사용하여 약 1pF 용량의 공진회로를 형성하고 있다.

▲ 그림 8. LC 공진 대신에 전송선로를 사용한 2.4GHz대 클랩형 발진회로

파라미터 변환식과 이용 예

鮫島 正裕

 2포트 회로와 Z, Y, F, S 파라미터

그림 9와 같은 2포트 회로를 상정했을 경우, 각 포트의 전압과 전류의 관계는 2×2의 행렬로 나타낼 수 있다.

▲ 그림 9. 2포트 회로

그림 10(a)~그림 10(c)는 Z, Y, F 파라미터의 행렬식의 사고방식이다. 고주파회로에서는 이러한 파라미터를 실제로 측정하기 어렵다는 등의 이유로 별로 사용하지 않는다. 그림 10(d)의 입출력파를 진폭 벡터로 나타낸 S 파라미터가 주로 사용되고 있다. 그러나 S 파라미터는 임피던스를 반사율로 나타내기 때문에 저저항이나 고저항 등의 부품 평가에는 불리한 경우도 있다.
또 최근에는 측정기술이 발전함에 따라 1GHz 이상의 주파수에서 전압·전류를 직접 측정할 수 있게 됐다는 점과 시뮬레이터에 의한 수치계산이 일반화되었다는 점 때문에 측정결과를 S 파라미터 이외의 파라미터로 취급하는 경우도 증가하고 있다.

▲ 그림 10. 2포트 회로의 구성과 Z, Y, F, S 파라미터

 Z, Y, F 파라미터가 편리한 접속형태

그림 11은 Z, Y, F의 파라미터를 사용하면 편리한 회로의 접속형태 일람이다.
그림 11(a)의 캐스케이드 접속을 다루는 경우 Z 파라미터로 나타내면, Z 파라미터의 Z₁₁과 Z₁₂×I₂, Z₂₂와 Z₂₁×I₁이 직렬접속이기 때문에 그대로 가산할 수 있다.
그림 11(b)의 병렬접속인 경우 Y 파라미터로 나타내면, Y 파라미터의 병렬접속은 가산으로 계산할 수 있으므로 행렬의 가산에서 접속한 회로의 특성을 구할 수 있다. 반대로 Z 파라미터, Y 파라미터를 이용하여 직렬, 병렬의 기생성분을 빼낼 경우에는 감산한다.
그림 11(c)의 종속접속인 경우 F 파라미터로 나타내면, 입력 측 전류와 출력 측 전류의 방향이 일치하기 때문에 그대로 행렬의 승산으로 합성 특성을 구할 수 있다.

▲ 그림 11. Z, Y, F 파라미터와 접속

이와 같이 접속에 따라 상태가 좋은 파라미터가 다르므로 S 파라미터를 다른 파라미터로 변환하여 합성 파라미터를 구하고, 다시 S 파라미터로 되돌려 합성 특성을 구하는 방법도 있다.

 파라미터의 상호 변환

표 4는 Z, Y, F, S 파라미터의 관계이다.

를 Y 파라미터로 변환하면,

로 된다.

▲ 표 4. S, Z, Y, F 파라미터의 변환

 S 파라미터와 T 파라미터의 변환

S 파라미터의 입반사 전력은 그림 12와 같은 T 파라미터를 사용한 행렬로 변환한 쪽이 연산에 적합하다.

▲ 그림 12. S 파라미터와 T 파라미터

S 파라미터에서는 각 입사파와 S 행렬을 승산하여 출력파를 구하지만, T 파라미터는 포트2 측의 입출력파와 포트1 측의 입출력파의 관계를 나타내고 있다.
표 5에 이 때의 S 파라미터와 T 파라미터와의 변환 관계를 나타낸다. 변환하는 수치에 따라서는 각 파라미터 사이에서 부동 소수점의 연산 정밀도에 주의해야 한다.
예를 들어 표 5에 나타난 T 파라미터로의 변환에서는 S₂₁에서의 나눗셈이 있지만 ｜S₂₁｜이 제로인 경우에는 에러로 된다. 이 경우, ｜S₁₂｜가 제로가 아니라면 S₁₂와 S₂₁, S₂₂와 S₁₁을 바꿔 넣어 변환할 수 있다.

▲ 표 5. S 파라미터와 T 파라미터의 변환

 파라미터 변환의 이용 예…기생성분을 없앤 특성 평가

그림 13은 병렬 기생용량분이 있는 테스트 픽스처에 실린 디바이스의 특성을 측정하는 방법이다.
디바이스가 실려 있는 테스트 픽스처[그림 13(a)]와 아무것도 실려있지 않은 테스트 픽스처[그림 13(b)]를 S 파라미터 측정하고 양쪽을 Y 파라미터로 변환하여 병렬분을 뺄셈하고 다시 S 파라미터로 변환하면 기생용량분에 의해 열화된 특성을 보정할 수 있다.

▲ 그림 13. Y 파라미터를 이용한 기생용량 제거

마찬가지로 테스트 픽스처의 직렬 기생성분은 모든 단자를 쇼트한 테스트 픽스처를 측정하고 Z 파라미터로 변환하여 뺄셈하면 제거 할 수 있다. 이 방법은 기생용량 성분이라 가정하고 있는 곳에 인덕턴스 성분이 존재하는 경우, 다루는 신호의 파장에 대해 테스트 픽스처의 사이즈가 큰 경우에는 이용할 수 없다.
차동 전송선로의 동상 임피던스와 차동 임피던스를 분리하는 경우에도 이 방식을 사용할 수 있다. 차동 전송선로의 차동·동상 임피던스를 π형 등가회로에서 상정하여 2포트 측정한 S 파라미터를 Y 파라미터로 변환하고 π형 등가회로의 Y 파라미터 표현과 비교함으로써 π형 등가회로의 각 임피던스를 구할 수 있다.
π형 회로의 임피던스를 왼쪽부터 Z₁, Z₂, Z₃으로 했을 때의 Y 파라미터 표현은,

 
이므로 표 4의 S 파라미터와 Y 파라미터의 관계에 있어서 50Ω 계에서 측정했을 경우의 차동 임피던스 Z₂의 값은 다음과 같다.

고주파 앰프의 적절한 증폭률 결정방법

鮫島 正裕

 임피던스 매칭 시의 입사전력과 부하단에 도달하는 전력의 관계

소스에서 부하로 전달되는 전력이 최대인 경우는 신호원 임피던스와 부하 임피던스가 복소 공역의 관계에 있을 때이다. 이것이 임피던스 매칭이라 불리는 상태이다.
그림 14에 나타난 플로 그래프는 입사파와 부하에 도달하는 파의 관계이다. 그림 가운데의 식 (8)은 신호원 임피던스가 Γ_S이고 부하 임피던스가 S₁₁인 경우의 입사전력 a₁을 구하는 식이다.
식 (9)는 신호원 임피던스와 부하 임피던스가 매칭했을 경우의 입사전력 a₁을 구하는 식이다. 식 (11)은 입사전력과 부하단에 도달하는 전력의 관계이다.
그림 14에서 Γ_S=0(50Ω 계에서 50Ω 임피던스로 드라이브)인 경우, 식 (8)은 S₁₁에 상관없이 a₁=b_s로 된다.
S₁₁이 0.3+j0.4이고 Γ_S가 0.3-j0.4로 매칭했을 경우는 식 (11)에서,

로 된다.

▲ 그림 14. 입사파와 부하에 도달하는 파의 관계를 나타내는 플로 그래프와 임피던스 매칭 시의 입출력 조건

 증폭회로의 전력이득을 구하는 식

그림 15에 나타난 것은 증폭소자를 포함한 회로와 그 전력이득 G_T 를 구하는 식이다. 증폭소자의 임피던스를 입출력 동시에 정합하면 이득이 최대로 된다.

▲ 그림 15. 증폭소자를 포함한 회로와 그 전력이득을 구하는 식

 입출력 매칭 시의 전력이득을 구하는 간이식

입출력이 동시에 임피던스 정합되어 있는 경우, S₂₁과 S₁₂의 영향으로 Γ_L이 변화되면 S₁₂ 경유로 출력 측 임피던스의 변화가 입력 측에 영향을 미친다. 그 영향을 계산하는 것은 힘든 일이다. 그래서 S₁₂를 제로 가정했을 경우, 임피던스 매칭 시의 이득을 생각한다. S₁₂를 제로로 하면 그림 15에 나타난 식 (12)의 S₁₂ 항이 없어지고, 그림16에 나타난 식 (13)과 같이 간략화할 수 있다. 식 (14)에는 입력 측과 출력 측이 매칭했을 경우의 전력이득(트랜스듀서 전력이득이라고 한다)을 나타내고 있다. S₁₂를 고려한 매칭의 식은 그림 16을 참조하기 바란다.

▲ 그림 16. S₁₂=0으로 했을 때의 전력이득 간이 산출식

 P_1dB와 N차 인터셉트 포인트

1. P_1dB
앰프나 믹서 등의 입출력 특성에서 입력 레벨을 조금씩 올리면 출력에 변형이 나오기 시작하여 입출력 관계가 직선으로 되지 않는다. 이 때, 선형 동작의 선을 연장한 것에서부터 실제 특성이 1dB 저하된 포인트를 P_1dB 포인트라 부른다.

2. IP₃(3rd Order Intercept Point)
그림 17과 같이 1차 특성과 3차 고주파의 특성을 연장한 선이 교차되는 점에서 변형률의 크기를 나타낸다.
상호변조 곱 변형의 차수를 N, 서프레션 양을 X[dB], 신호의 출력전력 레벨을 P_out[dBm]이라고 하면 N차 상호변조 곱의 인터셉트 포인트 I_PN[dBm]은 다음 식과 같다.

▲ 그림 17. 인터셉트 포인트와 P1dB 포인트

 매칭을 비켜 놓아 증폭회로 설계 시 편리한 정이득 원을 그리는 방법

이득만 고려하는 경우라면 임피던스 매칭만 생각해도 되지만, 이 밖에도 잡음지수나 안정도 등을 고려해야 할 때가 있다. 그 경우, 댐핑 소자를 추가하는 등으로 최대이득이 아닌 포인트로 설계해야 한다.
그림 18은 매칭 포인트에서 비켜났을 경우, 이득이 어떻게 변화하는가를 플롯한 것이다. 샘플에 사용한 것은 후지쯔 칸탐디바이스(富士通カンタムデバイス)사의 초저잡음 HEMT이고 5GHz의 데이터를 플롯했다.
그림 18에 나타난 각 정이득 원은 매칭부 이득이 주파수에 따라 달라지지 않고 일정하게 된다는 조건으로 Γ_S를 구하여 그렸다. 0dB에서 매칭 시의 이득까지 2dB 스텝으로 플롯했다. 0dB의 정이득 원은 스미스 차트의 중심을 통과한다. 이것은 50Ω 입출력 시의 이득이며 G_S=G_L=0dB에서 트랜스 듀서 전력이득(G_T)는 ｜S₂₁｜²이 된다.
그림 18에서 입력에 접속하는 임피던스를 50Ω으로 했을 경우, G_mag는 1로 된다. 원의 중심좌표 C는,

반경 R은,

로 된다. 매칭한 상태에서는, 

일 때 정규화이득 g는 1이 되므로 중심좌표 C는 S₁₁ ^*이고 반경 R은 제로로 된다. 정규화이득이란 매칭 회로의 이득을 최대이득으로 나눈 것을 말한다.

▲ 그림 18. 매칭 포인트에서 어긋났을 경우의 이득 변화

리턴 로스 환산표

志田 晟

 리턴 로스 환산표

업무용 고주파회로의 설계 ·실험에서는 네트워크 애널라이저를 사용하는 것이 일반적이다. 네트워크 애널라이저인 회로 포트의 특성을 측정하는 경우, 4개의 S 파라미터를 표시하는 것이 기본이다. 그러나 S 파라미터 가운데 S₁₁과 S₂₂의 위상정보를 무시한 리턴 로스, 즉 ｜반사파성분｜의 ｜진행파 성분｜에 대한 비를 먼저 표시하고 회로의 대략적인 특성을 보는 경우가 있다. 이럴 때, 표 6에 나타난 리턴 로스와 회로의 정재파비(VSWR) 및 회로입력을 순저항으로 했을 때의 등가저항값 환산표가 도움이 된다.

▲ 표 6. 리턴 로스 환산표

예를 들어 고주파회로의 입력 리턴 로스가 20dB인 VSWR을 알고 싶을 경우, 먼저 전압 리턴 로스 예에서 -20dB의 행을 본다. VSWR의 열을 가로로 더듬어 가면 1.222로 판독된다. 회로가 50Ω 계에서 설계되어 있다고 가정하자. 리턴 로스 20dB이 순저항에서는 몇 Ω 인지 알고 싶은 경우, 같은 행에서 피측정(부하) 임피던스의 예를 본다. 50Ω 이상인 경우에는 61.11Ω, 50Ω 이하인 경우에는 40.909Ω으로 판독된다.

저잡음 증폭회로 설계 시 사용하는 정(定)노이즈 원을 그리는 방법

鮫島 正裕

 잡음이 최소로 되는 신호원 임피던스와 잡음 지수의 관계

수신용 증폭기의 특성에 있어서 증폭률과 함께 중요한 특성으로 잡음지수 F[dB]가 있다.
특히 초단의 증폭기에는 높은 증폭률과 낮은 잡음지수가 요구되고 있다. 노이즈 팩터 f(F=10logf)는 다음과 같은 식으로 표현된다.

여기서, 매칭 시의 최소잡음을 F_min, 최소잡음으로 되는 신호원 어드미턴스를 Y_opt, 등가 잡음저항을 r_n, 증폭소자에서 본 매칭 회로의 어드미턴스를 Y_S로 했다.
이 식의 Y_S와 Y_opt를,

로 놓으면 식 (15)는,

이 된다.
이 식을 바탕으로 Γ_opt와 잡음지수의 관계를 플롯한 것이 그림 19이다. 임피던스가 Γ_opt에서 떨어지면 잡음지수가 증가한다.
그림 19는 초저잡음 HEMT FHC30LG(후지쯔 칸탐디바이스사)를 사용하여 Γ_opt= 0.376+j0.629, F_min=0.35dB, 등가 노이즈 저항 R_n/50=0.42, 주파수 4GHz일 때의 정노이즈 원을 플롯한 것이다.

▲ 그림 19. 실제 트랜지스터의 데이터를 사용하여 그린 정잡음지수 원(FHC30LG, Γ_opt=0.376+j0.629, NF_min= 0.35dB, 등가 노이즈 저항 0.42, 주파수 4GHz)

1dB의 정노이즈 원은,

중심좌표는,

반경은,

로 된다.
이것을 플롯하면 그림 20과 같이 된다.

▲ 그림 20. 1dB의 정노이즈원

 잡음이 최소로 되는 신호원 임피던스와 전력이득이 최대로 되는 신호원 임피던스는 다르다

일반적으로 잡음이 최소로 되는 임피던스(Γ_opt)와 증폭률이 최대로 되는 임피던스(Γ_max)는 그림 21과 같이 다른 장소에 있다. 저잡음 증폭기를 설계할 경우에는 매칭에 사용하는 입력 측의 소자가 가급적 적어지도록 회로를 설계한다. 소자가 많으면 소자 수만큼 손실이 증가되어 잡음지수가 나빠지기 때문이다.

▲ 그림 21. 이득이 최대로 되는 신호원 임피던스와 잡음이 최소로 되는 신호원 임피던스는 다르다

고주파의 기본단위 dBM, dBμ, dBm/Hz, dBc

鮫島 正裕

 dBm

dBm은 1mW의 전력을 0dB로 설정하고 이것을 기준으로 전력의 절대값을 나타낸다. 1mW가 0dBm이므로 여기서 다음과 같은 관계가 성립된다.
0.1mW→-10dBm
1μW→-30dBm
10mW→+10dBm
1W→+30dBm
전력을 이와같이 표기함으로써 게인 계산 등을 쉽게 할 수 있다. 예를 들어 입력이 1μW이고 출력이 1W인 경우, 입력은 -30dBm, 출력은 30dBm으로 나타나고 게인 G는,
G=30dBm-(-30dBm)=60dB
로 구할 수 있다.

 dBμ

dBμ는 1μV를 0dBμ로 하고 이것을 기준으로 한 전압의 표현방식이다.
dBμ에는 개방단 조건 dBμ_EMF와 종단조건에서의 dBμ_PD가 있다. 종단일 때와 개방단일 때에는 전압진폭이 2배 달라지기 때문에 dBμ_EMF의 표기값은 dBμ_PD보다 6dB 높아진다. 50Ω 계에서의 dBm과 dBμ의 관계는 다음과 같다.
0dBm≒107dBμ_PD=113dBμ_EMF

 dBm/Hz

1Hz 당 전력 밀도에서 잡음전력을 표현할 때 사용된다. 주파수대역폭이 1kHz일 때에는 dBm/Hz의 값에 +30dB, 1MHz일 때에는 +60dB로 한 값이 잡음전력으로 된다.

 dBc

캐리어 대 스퓨리어스비의 단위이며 캐리어와 고조파의 전력을 감산한 값을 나타낸다. 캐리어 전력이 0dBm이고 스퓨리어스의 전력이 -30dBm인 경우, 캐리어 대 스퓨리어스비는 30dBc가 된다.

고주파 앰프의 안전성을 나타내는 K 팩터 계산과 안정 원을 그리는 방법

鮫島 正裕

 발진 안정도를 나타내는 ‘K 팩터’를 구하는 식

증폭소자의 입출력을 임피던스 매칭하면 최대이득이 얻어지지만 발진할 수 있다.
증폭소자의 발진에 대한 안정성을 나타내는 계수가 있는데, 이를 K 팩터라고 한다. K 팩터는 다음의 식(25), (26)에 나타난 바와 같이,

로 표현된다.
트랜지스터나 FET의 S 파라미터를 이 식에 대입하고 설계 주파수 내에서,
K>l일 때 ｜△｜<1
로 되어 있으면 반사율 1 이하의 패시브인 회로의 경우에는 입출력에 어떠한 것을 연결하더라도 발진을 일으키지 않게 된다.
그러나 실제 증폭소자는 K<1로 되는 경우가 많고 매칭 회로에 션트 저항으로 손실을 일으켜, 저항을 포함한 특성이 K>1로 되도록 하는 조작이 필요하다.

 고주파 앰프의 입력 측 안정 원을 그리는 방법

그림 22에 나타난 것은 후지쯔 칸탐디바이스사의 초저잡음 HEMT FHC30LG의 데이터를 사용하여 입력 측에 접속되는 임피던스와 그 때 출력 측에서 본 반사율의 크기를 플롯한 것이다.
FHC30LG 1GHz에서의 각 파라미터는,
S₁₁=0.904348-j0.380153
S₂₁=-4.3091+j1.72352
S₁₂=0.00568031+j0.0191764
S₂₂=0.465627-j0.155797
이다.
이것을 그림 22(b)의 식에 대입하면 0dB 원(입력 측의 안정 원)의 반지름은,

원의 중심은,

로 된다.
이것은 그림 22에 나타난 1GHz 플롯 근원부분의 원 중심과 반경이다.
그림에서 산과 같은 형태의 부분은 입사파에 대해 반사파가 커지는 불안정영역이다. 높이가 게인에서 완만하게 경사진 부분이 0dB이다. 이 0dB의 선을 안정 원이라 부른다.

▲ 그림 22. 고주파 앰프의 입력 측에 접속되는 임피던스와 출력 측에서 본 반사율을 플롯한 예(초저잡음 HEMT FHC30LG, 후지쯔 칸탐디바이스)

 고주파 앰프의 출력 측 안정 원을 그리는 방법

그림 23에 나타난 것은 후지쯔 칸탐디바이스사의 초저잡음 HEMT FHC30LG의 데이터를 사용하여 입력 측에 접속되는 임피던스와 그 때 출력 측에서 본 반사율의 크기를 플롯한 것이다.

▲ 그림 23. 고주파 앰프의 출력 측에 접속되는 임피던스와 입력 측에서 본 반사율을 플롯한 예(초저잡음 HEMT FHC30LG, 후지쯔 칸탐디바이스)

 S₁₂를 고려한 임피던스 매칭의 산출식

그림 24는 S₁₂를 고려한 입출력 임피던스 매칭의 계산식이다. 연립방정식을 풀어 ‘저쪽이 성립되면 이쪽이 성립되지 않는다’는 상황을 해결한다.
이렇게 해서 구한 매칭 임피던스로 최대 유능 전력이득 G_A를 구하면 다음식과 같이,

로 되며, K=1일 때 최대 안정 전력이득이 된다. 최대 유능전력이득의 설계 순서를 정리하면 다음과 같다.
① 바이어스 조건과 사용주파수를 결정하고 S 파라미터를 데이터 시트에서 판독한다.
② 안정조건, 즉 ｜K｜>1, ｜△｜<1로 되는지 계산한다.
③ ②의 조건을 충족시켜 안정적인 경우에는 게인이 최대가 되도록 매칭 회로를 설계한다.
④ ｜K｜<1, ｜△｜>1로 불안정한 경우에는 C_S, R_S, C_L, R_L을 계산하고 스미스 차트 상에 안정 원을 그린다.
⑤불안정 영역에 Γ_L(S₂₂ 복소 공역점), Γ_S(S₁₁ 복소 공역점)가 들어있는지 확인한다.
⑥불안정한 경우에는 소저항을 직렬(혹은 병렬)로 접속하고 저항을 포함한 S₂₂와 S₁₁을 안정된 임피던스로 이동시킨다.
⑦저항을 포함한 S₂₂, S₁₁에서 그림 24의 계산으로 매칭을 취한다.

▲ 그림 24. S₁₂를 고려한 입출력의 임피던스 매칭 계산식

고주파 스위치 회로

鮫島 正裕

1. 아이솔레이션이 좋지 않은 예
RF 스위치에서는 ON일 때의 저손실, 저변형 특성과 OFF일 때의 아이솔레이션 성능이 요구된다. RF 스위치에는 주로 PIN 다이오드가 사용된다. PIN 다이오드는 PN 접합 사이에 진성 반도체를 끼운 것으로, 역바이어스 시의 접합용량이 적다고 하는 특징이 있다.
그림 25는 실제 SPST 스위치 회로이다. PIN 다이오드 OFF 시의 용량분 C_off는 작다고 해도 1pF 정도이기 때문에 100MHz에서 1.5KΩ 전후의 임피던스로 된다. 그 결과, 아이솔레이션은 20~30dB 정도로 된다.

▲ 그림 25. 아이솔레이션이 20~30dB밖에 잡히지 않는 스위치 회로

2 .아이솔레이션을 개선한 예①
아이솔레이션을 개선하는 데에는 정K형, π형, T형 회로를 고임피던스와 저 임피던스의 조합으로 형성하도록 구상한다.
그림 26은 션트 다이오드를 추가한 것이다.

▲ 그림 26. 그림 25의 아이솔레이션을 개선한 스위치 회로①

3. 아이솔레이션을 개선한 예②
그림 27과 같이 다이오드를 시리즈로 하고 다이오드 사이에, 다이오드가 ON일 때 감쇠가문제되지 않을 정도의 션트 저항을 삽입하면 아이솔레이션이 개선된다.

▲ 그림 27. 그림 25의 아이솔레이션을 개선한 스위치 회로②

本 記事는 日本 CQ出版社가 發行하는 「卜ラソツスタ技術」誌(2004年 10月號)와의 著作權協定에 依據하여 提供받은 資料입니다.